湖北快三遗漏值统计

  • <tr id='F0bU0M'><strong id='F0bU0M'></strong><small id='F0bU0M'></small><button id='F0bU0M'></button><li id='F0bU0M'><noscript id='F0bU0M'><big id='F0bU0M'></big><dt id='F0bU0M'></dt></noscript></li></tr><ol id='F0bU0M'><option id='F0bU0M'><table id='F0bU0M'><blockquote id='F0bU0M'><tbody id='F0bU0M'></tbody></blockquote></table></option></ol><u id='F0bU0M'></u><kbd id='F0bU0M'><kbd id='F0bU0M'></kbd></kbd>

    <code id='F0bU0M'><strong id='F0bU0M'></strong></code>

    <fieldset id='F0bU0M'></fieldset>
          <span id='F0bU0M'></span>

              <ins id='F0bU0M'></ins>
              <acronym id='F0bU0M'><em id='F0bU0M'></em><td id='F0bU0M'><div id='F0bU0M'></div></td></acronym><address id='F0bU0M'><big id='F0bU0M'><big id='F0bU0M'></big><legend id='F0bU0M'></legend></big></address>

              <i id='F0bU0M'><div id='F0bU0M'><ins id='F0bU0M'></ins></div></i>
              <i id='F0bU0M'></i>
            1. <dl id='F0bU0M'></dl>
              1. <blockquote id='F0bU0M'><q id='F0bU0M'><noscript id='F0bU0M'></noscript><dt id='F0bU0M'></dt></q></blockquote><noframes id='F0bU0M'><i id='F0bU0M'></i>
                你的位置:首页 > 电路保护 > 正文

                ADC输出处【理千万小心,“接地技术△指南”奉上

                发布时间:2019-09-20 责任编辑:lina

                【导读】虽然很多转换器具有三态输出/输入,但这些寄存器仍然在芯片上。它们使数据引脚信号能够耦合到敏感区域,因而隔离缓冲区╱依然是一种良好的设计方式。某些情♀况下,甚至需要怎么看懂快三大小走势图在模拟接地层上紧靠转换器输出≡提供额外的数据缓冲器,以提供更好的隔离。

                虽然很多转换器具有三态输出/输入,但这些寄存器仍然在芯片上。它们使数据引脚信号能够耦合到敏感区域,因而隔离缓冲区依然湖北快三一定牛是一种良好的设计方式。某些情况下,甚至需要在模拟接地层上紧靠转换器『输出提供额外的数据缓冲器,以提供更好的隔离。
                 
                将数据缓冲器放置在转换器旁不失为好办法,可将数字输出与数据总线噪声隔离开(如图 1 所示)。数据缓冲器也有助于将转换器数字输出上的∩负载降至最低,同时提供数字输出与数据总线间的法拉第屏蔽(如图 2 所示)。
                 
                ADC输出处理♂千万小心,“接㊣地技术指南”奉上
                图 1.具有低内部数字电流的混合信号 IC 的正确接地
                 
                ADC输★出处理千万小心,“接地技术█指南”奉上
                图 2. 在输出端使用缓冲器/锁存器江苏快三彩票开奖查询的高速 ADC 具有对数字数据总线噪声的增强◣抗扰度
                 
                ADC 输出与缓冲寄存器输入间的串联电阻(图 1 中标示为“R”)有助于将数字瞬态电→流降至最低,这些电流可能刷快三是什么意思啊影响转换器性能。电阻可将数字输出驱动器与缓冲寄存器快三三同号奖金是多少输入的电容隔离开。此外,由串联电阻和缓冲寄存器输入电容构成的RC网络用作低通滤波器,以减缓快速≡边沿。
                 
                典型 CMOS 栅极与PCB走线和通孔结合在一起№,将产生约 10 pF 的负载。如果无】隔离电阻,1 V/ns的逻辑输出压摆率将产生10 mA的动态电流:
                 
                ADC输出处理千安徽快三测测万小心●,“接地技术指安徽快三开奖结果查询南”奉上
                 
                驱动10 pF 的寄存器输入←电容时,500 ? 串联电阻可将瞬态输出电流降至最低,并产生约 11 ns的上升和下降中国快三彩票网时间:
                 
                ADC输出处理千万小心,“接地技术吉林快三人工推荐号码指南”奉上
                 
                由于TTL寄存器具有较高输入电容,可明显增幸运快三计划群真的吗加动态开关电流,因此应避免使用。
                 
                缓冲寄存器和其他数字电路应接地并去耦至 PC 板的数字接地@层。请注意,模拟与数字接地层间的任何噪声均可降低转换器数字接口上的噪声裕量。由于数字〒噪声抗扰度在数百或数千毫伏水平,因此一般不太可能有问题。模拟接地层噪声通常不高,但如果数字接地层上的噪声(相对于模拟接地层)超过数百毫伏,则应采取措施减小数字接地层ξ 阻抗,以将数字噪声裕量保持在可接受的水平。任何情况下,两个接地层之间的电压不得超过 300mV,否则 IC可能受损。
                 
                最好提供针对模拟电路和数字电路的独立◥电源。模拟电源应当用于为转换器供电。如果转换器具有指定的数字电源引脚(VD),应采用独立模拟电源供◆电,或者如图 3 所示进行滤波。所有转换器电源引脚应去耦至模拟接地层,所有逻辑电路电源引脚应去耦至快三遗漏数据速查数字接地层,如图 3 所示。如果数字电源相对安静,则可以使用它为模拟电路供电,但要特别↘小心。
                 
                ADC输出处理千万小心,“接地技舞曲快三歌曲大全术指南”奉上
                图 3. 接地和去河北快三助手下载安装耦点
                 
                某些情况下,不可能将 VD连接到模拟电源。一些高速IC 可能采用+5 V电源为Ψ 其模拟电路供电,而采用+3.3 V或更小电源为数初学双人舞快三基本步字接口供电,以便与外部逻辑接口。这种情为什么玩网络快三必输况下,IC 的 +3.3 V引脚应直接去耦至模拟接地层。另外建议将铁氧体磁珠与电源走线串联,以便▃将引脚连接到+3.3 V数字逻↓辑电源。采样时钟产生电路应与模拟电路同样对待,也接地并深度去耦至模拟接地层。
                 
                针对高频工作的接地
                一般提倡电源和信号电流最好通过“接地层”返回,而且该层还可为转╱换器、基准电压源和其它子电路提供参考节点。但是,即便广泛使用接地层也不能保证交流电路具有高质量接地∞参考。
                 
                图 4 所示的简单电路采用两层印刷电路板制造,顶层上有一个交直流电流极速快三计划群高手群源,其一端连到过孔 1,另一端通过一条 U 形铜走 线连到过ζ 孔2。两个过孔均穿过电路板并连到接地层。理想情况下,顶端连接∑器以及过孔 1 和过孔2之间的接地回路中的阻抗为零,电流源上的电压为零。
                 
                ADC输出处理千万小心,“接地技术指南”奉上
                图4 . 电流源的原理图和▼布局,PCB 上布设 U 形走线, 通过接地层返回
                 
                这个简单原理图很难显示出内在的微妙之处,但了解电流如何在接地层中从过孔1流到过孔2,将有助于我们看清实际问题所在,并找︽到消除高频布局接地噪声的方法。
                 
                ADC输出处理千万小心,“接地技术指南”奉上
                图 5. 图 4 所示 PCB 的直流电幸运快三真的能赢吗流的流动
                 
                图 5 所示的直流电流的流动方式〓,选取了接地层中从过孔 1 至过孔 2 的∩电阻最小的路径。虽然会发生◥一些电流扩散,但基本上不会有电流实质性偏离这条路径。相反,交流快三舞曲大全双人舞电流则选取阻抗最小的路径,而这要取决于电感。
                 
                电感与电流环路的面积成比例,二者之间的关系可◣以用图 6 所ぷ示的右手法则和磁场来说明。环路之内,沿着环路所有☆部分流动的电流所产生的磁场相互湖北快三号码遗漏统计图增强。环路之外,不同部分所产生的磁场相互削弱。因此,磁场原则上被限制在环路以内。环路越大则电╲感越大,这意味着:对于给定的电流水平,它储存的磁能(Li2)更多,阻抗更高(XL = jωL),因而全民快三彩票网将在给定频率产生更大电压∩。
                 
                ADC输出处理千万小心,“接地技术指南”奉上
                图 6. 磁力线→和感性环路(右手法则)
                 
                电流将在接地层中选取◤哪一条路径呢?自然是阻抗最低的路径。考虑 U 形表面引线和快三规律破解软件接地层所形成的环路,并忽略电阻,则高频交流电流将沿着阻抗最低,即所围面积最小的路径流动卐。
                 
                在图中■所示的例子中,面积最小的环路显然是√由 U 形顶部走线与其正下方的接地层部分所形成的环路。图 5 显示了直流电 流路径,图 7 则显示了大多快三恐龙数交流电流在接地层中选取的路径,它所围成的面积最小,位于 U 形顶部︻走线正下方↙。实际应用中,接地层电阻会导致低中频电流流向玩吉林快三的APP直接返回路径与顶部导线正下方之间的某处。不过,即使频率低至 1 MHz 或 2 MHz,返回路径也是接近顶⌒部走线的下方。
                 
                ADC输出处理千万小心,“接地技术指南”奉上
                图 7. 接地层中不含电阻(左图)和含电阻(右图)的交流电流路径湖北快三跨度精准预测
                 
                采样时钟考量
                在高性♂能采样数据系统中,应使用低相位噪声晶◤体振荡器产生 ADC(或 DAC)采样时钟,因为采样时◥钟抖动会调制模拟输入/输出信号,并提高ζ 噪声和失真底。采样时钟发生器应与上海快三综合走势高噪声数字电路隔离开,同时接地并去耦至模拟接地层,与处理运算放河北快三走势图电脑版大器和 ADC 一样。
                 
                采样↓时钟抖动对ADC信噪比(SNR)的影响可用以下公式近似计算:
                 
                ADC输出处理千万小心,“接地技术指南”奉上
                 
                其中,f 为模拟输入频率,SNR 为完美无限分辨率 ADC 的 SNR,此时①唯一的噪声源来自 rms 采样时钟抖动 tj。通过简单示例可知,如果 tj = 50 ps (rms),f = 100 kHz,则 SNR = 90 dB,相当于约 15 位的快三app哪个好用动态范围。
                 
                应注意,以上示例中的 tj 实际上是外部时钟抖动和内部 ADC 时钟抖动(称为孔径抖☉动)的方和根(rss)值。不过,在大多数高性能 ADC 中,内部孔径抖动与采样时钟上的抖动相比◥可以忽略。
                 
                由于信噪比(SNR)降低主要是由于外部时钟抖动导今夜无眠快三步周冰倩致的,因而必须采取措施,使采样时钟尽量无噪声,仅具←有可能最低的相位抖动。这就要江苏快三计划网址求必须使用晶体振荡器。有多家制造商提供小型晶体振荡器,可产生低抖福彩快三是不是骗人的动(小于 5 ps rms)的 CMOS 兼容输出。
                 
                理想情况下,采样时钟晶体振荡器应参考分离接地系统中的〖模拟接地层。但是,系统限制可能导致这一点㊣无法实现。许多情况下,采样时钟必须从数字接地层上产生的更高频率、多用途系统时钟获得,接着必须从数字接地福彩快三官网销售平台层上的原点传递至模拟接地层上的ADC。两层之间的接地噪声直接∞添加到时钟信号,并产∑ 生过度抖动。抖动可造成信噪比降低,还会产生干扰谐波。
                 
                通过使用小型射频变幸运快三多长时间开奖压器(如图8所示)或高速差分驱动器和接收机,将☆采样时钟信号作为差分信号传输,可在一定程╳度上解决这个问题。如果使用后者,应该选择ECL来最大程度地减小相位抖动。在单个+5 V电源系统中,ECL逻辑可在地面和+5 V(PECL)之间连接,输出端交流耦ζ合到ADC采样时钟输入。不管是哪种情况,原始主系统时钟必须从低〗相位噪声晶体振荡器产生。
                 
                ADC输出处理千万小心,“接地技术指南”奉上
                图 8. 从数模接地层进行采♀样时钟分配
                 
                 
                推荐阅读:
                电源模块ぷ越来越小巧,这些技ω术少不了~
                看动图,学MOS管原理
                如何用好电位器?
                电流电压反馈判断要点解析
                类脑芯片:AI芯片※新方向——新氦类脑智能推动类脑智能及AI芯片产学研合作新方向
                特别推荐
                技术文章更多>>
                技术白皮书下载更多>>
                热门搜索

                关闭

                关闭